技術セミナー「ノイズトラブルを防ぐ 設計段階からの回路・基板の設計技術」

 2019年11月に、下記のようなセミナーを開催いたします。設計段階での回路・プリント基板のノイズ対策の基本的な内容。基板のノイズ問題・対策でお困りの方は、是非参加下さい。お申し込みは、下記のURLからお願いたします。
主催:サイエンス&テクノロジー(株) 日時:2019年11月27日(水) 10:30-16:30
場所:大井町(東京)きゅりあん4F 研修室
講師割引について
「講師の紹介」で申し込むと、大幅割引となります。専用の申込書(pdf)での申込みとなりますので、ご希望の方はメールでその旨ご連絡下さい。

  電子回路の開発で、EMCをはじめとするノイズ問題は厄介なものです。しかも、その多くがプリント基板に起因するため、基板が原因と分かっていても、納期やコストの制約から改版できず、フェライトコア等の外付け部品で対応せざるを得ないことがあります。また、回路が高速化した今日では、伝送線路シミュレータ等のツール類を使用しなければ、動作する基板すら作ることは容易ではありません。ノイズの問題は厄介ですが、原理が分からずツールに頼ると、落とし穴にはまることがあります。  そこで、このセミナーでは、数式などは極力使わず、ノイズとは何か、や、伝送線等のノイズに関わる電気物理を学んだ後、何故、プリント基板からノイズが出る(受ける)のか、どうすればトラブルを防げるのか、を回路設計、配置設計、配線設計の順を追って学んで行きます。これによって、ツールがなくてもある程度ノイズが抑えられ、また、ノイズに強いプリント基板が設計できるようになることを目指します。

内容の詳細とお申し込みは以下のページから。

「ノイズトラブルを防ぐ 設計段階からの回路・基板の設計技術」11月27日 きゅりあん4F